„XC7A50T-3FGG484E“ buvo optimizuotas mažos galios programoms, kurioms reikalingi serijiniai siųstuvai, didelis DSP ir loginis pralaidumas. Pateikite mažiausias didelio pralaidumo ir išlaidų jautrių programų medžiagų sąnaudas.
„XC7A50T-3FGG484E“ buvo optimizuotas mažos galios programoms, kurioms reikalingi serijiniai siųstuvai, didelis DSP ir loginis pralaidumas. Pateikite mažiausias didelio pralaidumo ir išlaidų jautrių programų medžiagų sąnaudas.
Funkcinės savybės
Išplėstinė aukštos kokybės FPGA logika, pagrįsta tikra 6-įvesties paieškos lentelės technologija, konfigūruojama kaip paskirstyta atmintis.
36 KB dvigubo prievado bloko RAM su įmontuota FIFO logika, skirta lustų duomenų buferiui.
Didelio našumo selektyvos ™ technologija, palaikanti DDR3 sąsajas iki 1866 MB/s.
Didelio greičio serijinis ryšys, įmontuotas „Gigabit“ siųstuvas-imtuvas, kurio greitis svyruoja nuo 600 MB/s iki 6,6 GB/s, o po to-iki 28,05 GB/s, užtikrinant specialų mažos galios režimą, optimizuotą mikroschemų sąsajoms.
Vartotojo konfigūruojama analoginė sąsaja integruoja dvigubo kanalo 12 bitų 1MSPS analoginio-skaitmeninio keitiklio ir mikroschemų šiluminių ir galios jutiklių.
Skaitmeninio signalo procesoriaus lustas, turintis 25 x 18 daugiklių, 48 bitų akumuliatoriaus ir išankstinio kopėčių diagramą aukšto našumo filtravimui, įskaitant optimizuotą simetrinį koeficientą.
Galingas laikrodžio valdymo lustas, kuriame derinamos fazės užrakintos kilpos ir hibridinio režimo laikrodžio valdymo moduliai, galintys pasiekti aukštą tikslumą ir žemą virpėjimą.
„PCIE“ integruotas blokas, tinkamas iki x8 „Gen3“ galinio taško ir šaknies prievado dizaino.
Kelios konfigūracijos parinktys, įskaitant prekių saugojimo palaikymą, 256 bitų AES šifravimą su HRC/SHA-256 autentifikavimu ir įmontuota SEU aptikimu ir taisymu.
